Cadence Sigrity Aurora快速SI/PI分析培训课程
培训对象
硬件设计工程师、PCB Layout工程师、需要快速获取SI/PI设计指导的研发人员、希望在设计过程中实时分析的设计工程师。
培训目标
-
掌握Sigrity Aurora与Allegro PCB Editor的集成设计环境。
-
学会在布局布线过程中进行快速的“设计同步分析（In-Design Analysis）”。
-
能够利用Aurora快速生成约束规则，指导PCB布局布线，并完成设计后的快速签核。
培训内容介绍
-
Sigrity Aurora概述：Aurora在产品开发流程中的定位（快速分析、设计协同）；Aurora与Allegro PCB Editor的无缝集成（菜单、工具栏、数据显示）；Aurora的分析类型（阻抗、串扰、IR Drop、PDN）；快速分析的技术原理（简化电磁求解器、模板化流程）。
-
界面与工作流程：Aurora功能区介绍；工作流管理器（Workflow Manager）的使用；分析项目的创建与管理；分析结果的图形化显示（在PCB Editor中直接高亮）；分析报告的生成。
-
预布局拓扑探索：从原理图或未布线的PCB中提取关键网络；快速拓扑结构的建立与参数化；端接方案的快速评估；不同拓扑（点对点、星型、菊花链）的比较；生成电气约束集（EC Set）并传递给布局布线。
-
阻抗分析：单端与差分信号的阻抗计算；阻抗受线宽、线距、参考平面影响的敏感性分析；阻抗不连续点的快速定位（线宽变化、参考层切换、过孔）；阻抗控制线与目标阻抗的对比验证。
-
串扰分析：邻近网络的串扰快速评估；受害网与攻击网的快速筛选；串扰强度受线距、平行长度影响的敏感性分析；串扰风险的3D可视化（在PCB上高亮高串扰区域）；基于串扰分析结果的布线间距规则建议。
-
反射与拓扑分析：信号上升时间与传输线延迟的关系；振铃、过冲、下冲的快速评估；Stub效应的快速检查与优化；端接电阻匹配效果的验证；基于反射分析的拓扑结构优化。
-
直流IR Drop快速分析：电源网络的快速IR Drop评估；无需复杂设置即可获得电压分布图；电流密度瓶颈的快速识别；过孔/焊盘的载流能力检查；快速判断电源平面分割的合理性。
-
交流PDN阻抗快速分析：电源网络的快速PDN阻抗扫描；去耦电容效果的初步评估；阻抗尖峰（谐振点）的快速定位；与OptimizePI深度优化的衔接。
-
规则驱动的布局布线：将从Aurora生成的电气约束集（EC Set）传递给Constraint Manager；约束规则（线宽、线距、等长、差分对）在布局布线中的实时DRC；设计过程中违反规则的实时提醒。
-
后布局快速验证：完成布线后，对关键网络进行快速的后仿真验证；提取实际走线拓扑，重新运行分析；将后仿真结果与前仿真预测进行对比；快速定位设计问题并指导修改。
-
设计与分析闭环：Aurora如何实现“设计-分析-修改-再分析”的快速迭代；缩短设计周期的实际案例分析；从快速分析到详细签核（SystemSI/PowerSI）的流程衔接。
-
综合实战项目：典型高速模块（如DDR4接口、PCIe通道）的快速SI/PI分析实战，包含预布局拓扑探索、约束生成、布局布线过程中的同步分析、布线后的快速验证与问题整改。
如果您想学习本课程，请
预约报名
如果没找到合适的课程或有特殊培训需求，请
订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击
服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。
专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值
