信号完整性（SI）分析实战培训课程
培训对象
信号完整性工程师、高速PCB设计人员、硬件研发工程师、需要掌握SI仿真与测试方法的研发人员。
培训目标
-
深入理解信号完整性的核心理论（传输线、反射、串扰、S参数、眼图）。
-
掌握主流SI分析工具（Sigrity、HyperLynx、ADS）的操作方法。
-
能够独立完成高速并行总线（DDR）与串行链路（PCIe/SATA/USB）的SI分析与优化。
培训内容介绍
-
信号完整性基础理论：信号完整性的定义与研究范畴；高速信号的特征（上升时间、带宽、转折频率）；传输线理论回顾（特性阻抗、传播延迟、反射系数、时域反射TDR）；传输时间和上升沿的公式关系。
-
反射与端接技术：反射的产生机理（阻抗不连续）；过冲、下冲与振铃的危害；源端端接与末端端接；串联端接、并联端接、戴维南端接、AC端接的适用场景；Stub效应与背钻技术。
-
串扰分析：串扰的产生机理（容性耦合、感性耦合）；近端串扰（NEXT）与远端串扰（FEXT）的区分；串扰的时域与频域特性；减小串扰的措施（线距、防护地线、正交布线）。
-
S参数基础与应用：S参数的定义与物理意义（插入损耗IL、回波损耗RL、近端串扰NEXT、远端串扰FEXT）；S参数的格式（Touchstone文件）；S参数的无源性、因果性、互易性检查；S参数的级联与去嵌入。
-
IBIS模型详解：IBIS模型的基本结构（I/V曲线、V/T曲线、Pindata、Package参数）；IBIS模型的获取途径（芯片厂商官网、EDA厂商库）；IBIS模型的语法检查与验证；IBIS-AMI模型的概念（用于SerDes均衡仿真）。
-
SigXp/Topology Explorer预布局仿真：从PCB布局前提取关键网络拓扑；IBIS模型的导入与分配；拓扑结构的编辑与参数化；反射、串扰的预布局评估；生成电气约束集（EC Set）。
-
DDR总线仿真：DDR3/DDR4/DDR5的仿真挑战；写数据通道与读数据通道的建立；地址/控制总线的时序分析；眼图生成与参数提取（建立时间、保持时间、眼高、眼宽）；时序余量（Timing Margin）的计算。
-
串行链路仿真：PCIe/SATA/USB/HDMI等串行链路的仿真特点；发送端、通道、接收端的完整链路建模；AMI模型的均衡效果仿真（CTLE、DFE、FFE）；眼图与浴盆曲线（Bathtub Curve）的分析；误码率（BER）的预测。
-
后布局信号完整性分析：从已布线的PCB提取实际拓扑（BoardSim/Post-Layout）；过孔模型的精确提取（3D参数提取）；基于实际走线的通道仿真；后仿真结果与前仿真结果的对比验证。
-
TDR阻抗分析：TDR阻抗轮廓的生成与解读；阻抗不连续点的定位；目标阻抗与实际阻抗的对比；阻抗优化建议（线宽调整、参考层变更、过孔优化）。
-
电源感知信号完整性分析：电源噪声对信号抖动的影响；PDN非理想性对信号质量的贡献；同步开关噪声（SSN）的仿真；考虑PDN影响的通道眼图分析。
-
综合实战项目：典型高速接口（如DDR4-3200、PCIe Gen4）的完整信号完整性分析，包含预布局拓扑仿真、约束生成、布线后S参数提取、眼图分析与时序余量计算。
如果您想学习本课程，请
预约报名
如果没找到合适的课程或有特殊培训需求，请
订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击
服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。
专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值
