12nm SoC 设计全流程培训-中科信软培训

12nm SoC 设计全流程培训

培训对象：

有一定数字IC设计基础的工程师（1~3年经验）

芯片设计前端、中端、后端相关岗位人员

芯片项目管理者、系统架构师

高校微电子、集成电路相关专业高年级研究生

培训目标：

掌握12nm工艺下的SoC设计全流程关键技术与挑战

理解并实践从架构设计到物理实现的各阶段关键任务

学会处理低功耗、时序收敛、物理验证等12nm典型问题

能够独立完成模块级或子系统级的全流程设计任务

培训内容：

1.12nm工艺特性与设计挑战
介绍12nm FinFET工艺的器件特性、电压域、漏电与动态功耗特征，以及相对于28nm/16nm的差异与设计约束。

2.SoC架构设计与软硬件划分
包括CPU/DSP选型、总线/NoC互连、存储架构、外设集成，以及系统性能与功耗的早期评估方法。

3.12nm低功耗设计策略
涵盖多电压域、时钟门控、电源门控、DVFS、retention寄存器等低功耗技术，并结合UPF/CPF流程实现。

4.RTL编码与可综合设计规范
针对12nm的时序与面积要求，讲解RTL风格建议、时钟与复位设计、避免综合优化陷阱的方法。

5.功能验证与覆盖率驱动验证
使用SystemVerilog/UVM搭建验证环境，包括定向测试、随机测试、功能覆盖率收集与回归管理。

6.逻辑综合与12nm库适配
基于Design Compiler/Fusion Compiler，学习时序约束、多情景分析（MCMM）、面积与功耗优化，以及标准单元库选型策略。

7.可测试性设计（DFT）
包括扫描链插入、MBIST、边界扫描、压缩技术，以及12nm下DFT对布局布线的影响与修复方法。

8.形式验证与静态时序分析（STA）基础
使用Formality/LEC进行RTL-to-netlist等效性检查，以及PrimeTime建立基本STA流程，包括时钟定义、异常路径等。

9.12nm物理设计（布局布线）
基于ICC2/Innovus，完成布图规划（floorplan）、电源网络设计、标准单元放置、时钟树综合（CTS）与绕线。

10.先进时序收敛方法
解决12nm下OCV、片上变异、串扰延迟、温度反转效应等导致的时序问题，学习ECO优化策略。

11.物理验证与签核
使用Calibre进行DRC、LVS、ERC、天线效应检查，以及密度填充与制造规则符合性检查。

12.12nm全流程实战项目
以一个实际RISC-V或DSP子系统为例，从前端RTL到物理验证完成完整流片前交付，输出GDSII数据与签核报告。

如果您想学习本课程，请预约报名
如果没找到合适的课程或有特殊培训需求，请订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击

服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。

专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值