芯片设计工具（Cadence）实操课程-中科信软培训

芯片设计工具（Cadence）实操课程

培训对象： 面向数字IC设计工程师、模拟IC设计工程师、版图设计人员及芯片设计相关专业技术人员。也适合需要系统掌握Cadence工具链的初阶IC设计人员。

培训目标： 系统掌握Cadence数字与模拟设计全流程工具链的核心操作，具备从原理图输入、仿真验证到版图设计与物理验证的完整设计能力。能够独立完成中小规模集成电路的设计与签核。

培训内容介绍：

数字芯片设计开发流程概论：学习从RTL到GDSII的完整数字实现流程，了解Cadence数字设计工具链的组成与功能定位。
逻辑设计与仿真入门：掌握数字设计创建方法，学习使用仿真工具进行逻辑门级仿真，理解仿真模型与测试平台的构建。
逻辑综合技术：学习运行逻辑综合生成网表的方法，掌握约束编写、综合策略优化及综合报告解读。
布局规划与电源规划：掌握芯片布局规划原则，学习电源网络设计方法，包括电源环、电源条线及电源域划分。
器件摆放与时钟树综合：学习优化器件摆放策略，掌握时钟树综合的原理与实现方法，确保时钟偏斜满足设计要求。
布线技术与优化：掌握全局布线与详细布线方法，学习布线拥塞分析与优化技巧。
逻辑等效性检查：学习使用形式验证工具进行RTL与网表、网表与网表之间的逻辑等效性检查。
寄生参数提取与时序分析：掌握寄生参数提取方法，学习静态时序分析技术，识别并修复时序违例路径。
模拟电路原理图输入：学习使用Virtuoso工具进行模拟电路原理图设计，掌握层次化设计方法与元器件调用。
模拟电路仿真与分析：掌握模拟仿真环境搭建，学习瞬态分析、交流分析、噪声分析及蒙特卡洛仿真方法。
版图设计与物理验证：学习版图设计基础，掌握DRC、LVS等物理验证流程，理解寄生参数提取与后仿真方法。
芯片签核与流片输出：学习芯片签核流程，掌握GDSII文件生成方法，了解流片前的最终检查项与交付物要求。

如果您想学习本课程，请预约报名
如果没找到合适的课程或有特殊培训需求，请订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击

服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。

专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值