版图设计（Layout）培训课程
培训对象
版图设计工程师、模拟/数字IC设计人员、微电子专业学生、希望从事版图设计岗位的转行人员。
培训目标
-
理解集成电路版图设计的基本概念、设计规则与工艺流程。
-
掌握版图设计工具（Cadence Virtuoso/华大九天Aether）的操作方法与验证流程。
-
能够独立完成基础器件与简单电路的版图设计，并通过DRC/LVS验证。
培训内容介绍
-
版图设计概述：版图设计在IC设计流程中的位置；版图设计的基本概念（几何图形、层次、设计规则）；版图设计工程师的职责与技能要求；行业主流版图设计工具（Cadence Virtuoso、华大九天Aether、Synopsys Custom Compiler）介绍。
-
CMOS工艺基础：CMOS工艺流程（阱形成、栅氧生长、多晶硅沉积、源漏注入、接触孔、金属互连）；层结构（N阱、有源区、多晶硅、接触孔、金属层、钝化层）；不同工艺节点（180nm、130nm、65nm）的差异。
-
设计规则：设计规则的作用（保证可制造性）；设计规则的分类（宽度规则、间距规则、交叠规则、包围规则）；λ规则与微米规则的对比；常见设计规则解读（最小线宽、最小间距、孔环完整性、天线效应规则）。
-
基本器件版图：MOS晶体管的版图结构（栅、源、漏、体接触）；单指与多指MOS管的画法；电阻的版图实现（阱电阻、多晶电阻、金属电阻）；电容的版图结构（MIM电容、MOS电容）；双极型晶体管（BJT）的版图。
-
匹配设计技术：匹配的重要性（失调、非线性）；共心布局（Common-Centroid）的原理与实现；叉指结构（Interdigitation）的应用；虚拟器件（Dummy）的添加；匹配敏感器件的布局原则（方向一致、环境一致）。
-
闩锁效应与预防：闩锁效应（Latch-up）的产生机理；寄生PNP与NPN双极晶体管；防止闩锁的措施（保护环Guard Ring、增加接触孔、降低衬底电阻）。
-
天线效应与预防：天线效应的产生机理（等离子体刻蚀中的电荷收集）；天线规则（Antenna Ratio）的计算；防止天线效应的方法（跳层布线、添加二极管、天线器件）。
-
ESD保护结构：静电放电（ESD）的危害；ESD保护电路的基本原理；输入/输出端口的ESD版图设计（GGNMOS、SCR）；电源/地之间的ESD箝位电路。
-
模拟版图技巧：差分对的对称性布局；电流镜的匹配设计；敏感信号与干扰信号的隔离；衬底噪声的隔离（深N阱、保护环）；屏蔽与隔离技术。
-
版图验证：DRC：设计规则检查（DRC）的目的；DRC运行流程（规则文件、运行设置、结果查看）；常见DRC错误的解读与修改（间距错误、宽度错误、孔环不足）。
-
版图验证：LVS：版图与原理图一致性检查（LVS）的目的；LVS运行流程（提取网表、比较、结果报告）；常见LVS错误的解读（短路、开路、器件参数不匹配）；LVS修正方法。
-
综合实战项目：典型电路模块（如运算放大器、带隙基准、基本逻辑门）的完整版图设计流程，包含布局规划、版图绘制、DRC/LVS验证与寄生参数提取。
如果您想学习本课程，请
预约报名
如果没找到合适的课程或有特殊培训需求，请
订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击
服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。
专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值
