基于Synopsys PrimeTime的时序签核培训课程
培训对象
数字IC设计工程师、静态时序分析（STA）工程师、ASIC后端设计人员、流片项目负责人。
培训目标
-
理解静态时序分析（STA）的基本原理与PrimeTime在数字IC设计流程中的定位（时序签核工具）。
-
掌握PrimeTime中时序约束的读入、时序路径的分析、时序违例的调试方法。
-
能够独立完成复杂数字芯片的时序签核，并生成时序报告。
培训内容介绍
-
静态时序分析概述：静态时序分析（STA）与动态仿真的区别；STA在数字IC设计流程中的位置（逻辑综合后、布局布线后、签核阶段）；PrimeTime作为行业标准时序签核工具的地位；STA的基本概念（路径、延迟、时序弧、时序约束）。
-
PrimeTime工具入门：PrimeTime的启动方式（命令行、GUI）；PrimeTime的工作模式（PrimeTime SI， PrimeTime PX）；设计数据的读入（门级网表、寄生参数、库文件）；基本命令的使用。
-
时序库（Liberty）：Liberty库文件的结构；库单元的描述（引脚、功能、时序弧、功耗）；延迟模型（查表模型）；环境描述（工作条件、操作条件）；不同PVT条件下的库文件选择。
-
时序约束（SDC）：SDC（Synopsys Design Constraints）的基本命令；时钟的定义（create_clock、create_generated_clock）；时钟的不确定性（set_clock_uncertainty）；输入/输出延迟（set_input_delay、set_output_delay）；时序例外（set_false_path、set_multicycle_path）。
-
寄生参数反标：寄生参数文件格式（SPEF、DSPF、RSPF）；寄生参数的读入；寄生参数对延迟的影响；RC降阶与延迟计算；分布式RC与集总RC的对比。
-
时序路径分析：时序路径的类型（输入到寄存器、寄存器到寄存器、寄存器到输出、输入到输出）；建立时间检查（Setup Check）与保持时间检查（Hold Check）的原理；路径延迟的计算（数据路径延迟+时钟路径延迟）。
-
报告生成与分析：报告时序（report_timing）命令的使用；报告的高级选项（路径数、nworst、过渡时间）；时序报告的解读（数据路径、时钟路径、到达时间、要求时间、裕量）；报告约束（report_constraint）；汇总报告（report_analysis_coverage）。
-
时序违例调试：建立时间违例的常见原因（负载过大、逻辑级数过多）；保持时间违例的常见原因（时钟偏斜、数据路径延迟过小）；时序违例的调试技巧（追踪关键路径、分析负载、查看库单元）；ECO（工程变更指令）建议。
-
片上波动（OCV）：片上波动的概念（PVT变化、工艺波动）；OCV的分析方法（derating因子）；时序路径的悲观去除（CRPR）；Advanced OCV（AOCV）与Statistical OCV（SOCV）简介。
-
串扰延迟分析（SI）：串扰对延迟的影响（串扰延迟）；PrimeTime SI的模式设置；串扰延迟的分析报告；串扰噪声的分析（glitch、overshoot）；SI修复建议。
-
功耗分析简介（PrimeTime PX）：PrimeTime PX的功耗分析功能；功耗的组成（动态功耗、静态功耗、内部功耗）；开关活动率（Switching Activity）的定义；功耗报告的生成。
-
综合实战项目：典型数字模块的完整时序签核流程，包含设计数据读入、时序约束检查、寄生参数反标、建立时间/保持时间分析、时序报告解读、时序违例调试与ECO建议。
如果您想学习本课程，请
预约报名
如果没找到合适的课程或有特殊培训需求，请
订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击
服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。
专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值
