基于Cadence Innovus的物理实现优化培训课程
培训对象
数字IC后端设计工程师、物理实现工程师、ASIC/SOC设计人员、芯片设计项目经理。
培训目标
-
理解数字后端物理实现的完整流程（布局、时钟树综合、布线、优化）。
-
掌握Innovus工具的命令行操作与GUI交互，实现时序收敛与物理签核。
-
能够独立完成从门级网表到GDSII的物理实现，并进行功耗、面积、性能的优化。
培训内容介绍
-
数字后端物理实现概述：物理实现在数字IC设计流程中的位置；物理实现的主要阶段（数据准备、布局规划、布局、时钟树综合、布线、布线后优化、签核）；Innovus工具在Cadence数字后端流程中的核心地位。
-
Innovus工具入门：Innovus的启动方式（命令行、GUI）；Innovus的数据库管理；设计数据的导入（门级网表、时序库、物理库、约束文件、寄生参数）；Floorplan视图与布局视图。
-
布局规划（Floorplan）：布局规划的目标（芯片尺寸确定、I/O布局、宏单元布局、电源网络规划）；芯片尺寸的估算；I/O单元与PAD的放置；宏单元（RAM、IP）的放置；电源网络（Power Rail、Power Stripe）的创建。
-
电源网络分析：电源网络的设计目标（IR Drop控制、电迁移可靠性）；电源网络分析工具（Voltus）的调用；静态IR Drop与动态IR Drop的分析；电源网络的优化。
-
布局（Placement）：标准单元自动布局（时序驱动布局、拥塞驱动布局）；布局的优化策略（高扇出网络处理、逻辑重组）；布局质量的评估（拥塞度、时序预估）；布局后时序分析。
-
时钟树综合（CTS）：时钟树综合的目标（最小偏差、最小延迟）；时钟树的结构（H-tree、平衡树）；时钟缓冲器的选择与插入；时钟树综合的策略设置；时钟树的时序分析（setup、hold）。
-
时钟树优化：时钟偏差的调试与优化；时钟门控（Clock Gating）的处理；时钟树上的时序例外；时钟树的噪声与串扰分析；时钟树综合后的时序修复。
-
布线（Routing）：全局布线（Global Routing）与详细布线（Detail Routing）的概念；布线的设计规则（最小间距、最小宽度、天线效应）；布线拥塞的缓解；信号完整性考虑（串扰、噪声）。
-
布线后优化：布线后的时序修复（setup、hold）；信号完整性问题修复（串扰延迟、串扰噪声）；天线效应修复；设计规则违例修复。
-
功耗优化：功耗的组成与优化目标；低功耗设计技术（多阈值电压、门控时钟、电源门控、动态电压频率调节）；Innovus中的功耗优化流程（功耗驱动的布局布线、低功耗单元的插入）。
-
签核前的时序收敛：片上波动（OCV）的考虑；先进时序分析（AOCV、POCV）；时序签核工具（Tempus）的调用；时序违例的最终修复；ECO（工程变更指令）的生成。
-
综合实战项目：典型数字模块（如CPU核心、DSP单元）的完整物理实现流程，包含布局规划、电源网络设计、布局、时钟树综合、布线、布线后优化、时序与功耗收敛。
如果您想学习本课程，请
预约报名
如果没找到合适的课程或有特殊培训需求，请
订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击
服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。
专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值
