数字IC后端设计：逻辑综合（Design Compiler）培训课程
-
-
培训对象： 数字IC后端设计工程师、逻辑综合工程师、ASIC物理设计初学者。
-
-
培训目标：
-
-
培训内容介绍：
一、逻辑综合基础概念： 理解综合的三阶段（转译、优化、映射），掌握时序路径、建立时间、保持时间等基本概念。
二、Design Compiler环境搭建： 设置DC工作环境，配置搜索路径、目标库、链接库、符号库。
三、设计读入与检查： 读入RTL代码或门级网表，使用link、check_design命令检查设计完整性。
四、时序约束编写（SDC）： 创建时钟定义（create_clock）、生成时钟（generated_clock），设置输入/输出延迟（set_input_delay/set_output_delay）。
五、环境约束设置： 设置工作条件（set_operating_conditions）、线负载模型（set_wire_load_model），定义驱动和负载。
六、综合策略选择： 对比拓扑模式（topographic）与传统模式（wlm）的差异，选择合适的综合策略。
七、编译优化选项： 使用compile_ultra命令进行高层次优化，设置编译选项（-gate_clock、-retime、-scan）。
八、时序报告分析： 使用report_timing生成时序报告，分析关键路径，识别时序违例。
九、面积报告分析： 使用report_area生成面积报告，分析各模块面积占比，优化面积。
十、功耗分析与优化： 使用report_power进行功耗估算，应用时钟门控优化动态功耗。
十一、综合后网表输出： 输出门级网表（Verilog）、延迟文件（SDF）、约束文件（SDC），供后端使用。
十二、实战项目：模块级逻辑综合： 完成从RTL读入、约束编写、综合优化到网表输出的完整流程。
如果您想学习本课程，请
预约报名
如果没找到合适的课程或有特殊培训需求，请
订制培训
除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916
技术服务需求表下载请点击
服务优势：
丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。
专家力量：
中国科学院相关研究所高级研究人员
西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等
大型公司高级工程师，项目经理，技术支持专家
中科信软培训中心，资深专家或讲师
大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高
多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享
针对客户实际需要，真实案例演示，互动式沟通，学有所值
